内存是PC平台的重要组成部分
要直观地理解内存的原理的话，我不妨举例来说。当CPU载入一个应用程序，例如文字处理或页面编辑。当你以键盘输入指令开始，CPI诠释指令并命令硬盘将指令或程序载入到内存中，当数据被载入内存之后，CPU便能比从硬盘中存取从而更快速地取得数据。 2．内存的作用 从功能上理解，我们可以将内存看作是内存控制器（一般位于北桥芯片中）与CPU之间的桥梁或与仓库。显然，内存的容量决定“仓库”的大小，而内存的速度决定“桥梁”的宽窄，两者缺一不可，这也就是我们常常说道的“内存容量”与“内存速度”。 当CPU需要内存中的数据时，它会发出一个由内存控制器所执行的要求，内存控制器接著将要求发送至内存，并在接收数据时向CPU报告整个周期（从CPU到内存控制器，内存再回到CPU）所需的时间会。毫无疑问，缩短整个周期是提高内存速度的关键，而这一周期就是由内存的频率、存取时间、位款来决定。更快速的内存技术对整体性能表现有重大的贡献，但是提高内存速度只是解决方案的一部分，数据在CPU以及内存间传送所花的时间通常比处理器执行功能所花的时间更长，为此缓冲区被广泛应用。其实，所谓的缓冲器就是CPU中的一级缓存与二级缓存，它们是内存这座“大桥梁”与CPU之间的“小桥梁”。 3．内存带宽的重要性 通常我们所说的内存速度实际上应该用“内存带宽”来表述才更为确切。当CPU需要内存中的数据时，它会发出一个由内存控制器所执行的要求，内存控制器接著将要求发送至内存，并在接收数据时向CPU报告整个周期（从CPU到内存控制器，内存再回到CPU）所需的时间。毫无疑问，缩短整个周期也是提高内存速度的关键，这就好比在桥梁上工作的警察，其指挥疏通能力也是决定通畅度的因素之一。 内存带宽为何会如此重要呢？在回答这一问题之前，我们先来简单看一看系统工作的过程。CPU接收到指令后，它会最先向CPU中的一级缓存（L1 Cache）去寻找相关的数据，然一级缓存是与CPU同频运行的，但是由于容量较小，所以不可能每次都命中。这时CPU会继续向下一级的二级缓存（L2 Cache）寻找，同样的道理，当所需要的数据在二级缓存中也没有的话，会继续转向L3 Cache（如果有的话，如Xeon处理器）、内存和硬盘。由于目前系统处理的数据量都是相当巨大的，因此几乎每一步操作都得经过内存，这也是整个系统中工作最为频繁的部件。如此一来，内存的性能就在一定程度上决定了这个系统的表现，这点在多媒体设计软件和3D游戏中表现得更为明显。系统工作过程
内存带宽的计算方法并不复杂，大家可以遵循如下的计算公式：带宽＝总线宽度×总线频率×一个时钟周期内交换的数据包个数。很明显，在这些乘数因子中，每个都会对最终的内存带宽产生极大的影响。然而，如今在频率上已经没有太大文章可作，毕竟这受到制作工艺的限制，不可能在短时间内成倍提高。而总线宽度和数据包个数就大不相同了，简单的改变会令内存带宽突飞猛进。 二、RAMBUS垂死挣扎：64位RDRAM与XDRXDR传输结构
相比之下，DDR SDRAM只能在一个时钟周期进行2Bit的数据传输，而XDR内存则是8Bit，堪称是XDR的核心技术。在一个时钟周期内（一个上升沿和一个下降沿），XDR DRAM进行了4次时钟采样，在采样的每个上升沿和下降沿都传输了1bit的数据，因此在一个时钟周期内，XDR可以传输8bit的数据。 XDR协议使用了一种“中性”的传输标准，即所有的数据必须按照规定的速率进行发送，但是数据可以根据时钟的边界在任意相位内进行发送。在这个协议下，形成了XDR FleXPhase电路，它集成于XIO单元中，确保了数据最高的传输速率。在XDR的工作过程中，首先由XCG根据系统时钟产生CTM控制信号，随即CTM控制信号直接传输至ASIC设备，ASIC设备根据CTM信号调用XIO部件，XIO部件通过PLL来生成内部的XDR数据时钟；在此过程中，CTM会沿着互连总线传输给每一个DRAM CFM部件。CFM主要是对DRAM每一个引脚进行数据收发和信号控制。 XDR与上一代RDRAM最大区别就是具有独立的数据和地址/指令总线。RDRAM的结构需要数据通过所有的内存模块，这也造成了RDRAM为人诟病的高延迟性。好在XDR通过两条独立的总线解决的这一问题，其中地址/指令总线还是需要经过所有的内存模块，不过数据则可以由内存控制器直接进入对应的模块。和RDRAM一样，XDR也需要一个独立的频率发生器芯片。RDRAM的频率发生器是其能否在主板上稳定工作的关键，也决定了RDRAM能够以怎样的频率工作。如果RDRAM的频率发生器质量不够好，那么将会限制内存模块的性能发挥。不过这一切对于XDR而言都不是问题了，Cypress和ICS都已经签约为XDR制造频率发生器，两家公司实力都不容小视。XDR发展蓝图
（出处：http://www.sheup.com）